JEDEC, arriva la RAM SPHBM4 per abbattere i costi dei datacenter AI

Da JEDEC arriva un potenziale aiuto per superare la crisi dei chip di memoria: il consorzio americano ha pubblicato la nuova specifica SPHBM4, uno standard che promette di abbattere drasticamente i costi della memoria ad altissima velocità dedicata ai chip AI. È importante precisare subito che questo non aiuterà ad aumentare la velocità di produzione di chip di DRAM, ma rendere più economica l’integrazione della memoria HBM nei sistemi avanzati grazie a soluzioni di packaging meno complesse.

La nuova Standard Package High Bandwidth Memory sfrutta gli stessi stack di memoria HBM4 già previsti dalle specifiche più recenti, ma introduce un cambiamento fondamentale nell’architettura. Al posto del tradizionale die di base delle memorie HBM, SPHBM4 adotta un nuovo chip PHY/buffer che riduce l’interfaccia da 2048 a 512 bit. Questa scelta consente di usare substrati organici standard e di evitare le costose tecnologie di packaging avanzato richieste dalle attuali soluzioni HBM.

Per compensare la riduzione della larghezza del bus, la nuova memoria opera a velocità di trasferimento decisamente più elevate, comprese tra 22,4 e 46 GT/s. In pratica, SPHBM4 mantiene la stessa struttura interna della memoria HBM4, ma aumenta significativamente la velocità delle connessioni esterne per preservare la larghezza di banda complessiva.

CLICCA QUI PER CONTINUARE A LEGGERE